LCMXO2-4000HC-4TG144C Matricë Portash të Programueshme në Fushë 4320 LUT 115 IO 3.3V 4 Spd
♠ Përshkrimi i Produktit
| Atributi i produktit | Vlera e Atributit |
| Prodhuesi: | Rrjetë |
| Kategoria e produktit: | FPGA - Matricë Portash të Programueshme në Fushë |
| RoHS: | Detajet |
| Seria: | LCMXO2 |
| Numri i elementeve logjike: | 4320 lekë |
| Numri i hyrjeve/daljeve: | 114 Hyrje/Dalje |
| Tensioni i furnizimit - Min: | 2.375 V |
| Tensioni i furnizimit - Maks.: | 3.6 V |
| Temperatura minimale e funksionimit: | 0°C |
| Temperatura Maksimale e Funksionimit: | + 85 gradë Celsius |
| Shpejtësia e të dhënave: | - |
| Numri i marrësve-transmetuesve: | - |
| Stili i Montimit: | SMD/SMT |
| Paketa / Kutia: | TQFP-144 |
| Paketimi: | Tabaka |
| Markë: | Rrjetë |
| RAM i shpërndarë: | 34 kbit |
| RAM i Bllokut të Integruar - EBR: | 92 kbit |
| Frekuenca Maksimale e Operimit: | 269 MHz |
| I ndjeshëm ndaj lagështirës: | Po |
| Numri i Blloqeve të Matricave Logjike - LAB: | 540 LAB |
| Rryma e Furnizimit Operativ: | 8.45 mA |
| Tensioni i Furnizimit Operativ: | 2.5 V/3.3 V |
| Lloji i produktit: | FPGA - Matricë Portash të Programueshme në Fushë |
| Sasia e paketimit të fabrikës: | 60 |
| Nënkategoria: | IC-të logjike të programueshme |
| Memoria Totale: | 222 kbit |
| Emri tregtar: | MachXO2 |
| Pesha e njësisë: | 0.046530 oz |
1. Arkitekturë Logjike Fleksibile
Gjashtë pajisje me 256 deri në 6864 LUT4 dhe 18 deri në 334Hyrje/Dalje
2. Pajisje me fuqi ultra të ulët
Proces i avancuar me fuqi të ulët 65 nm
Fuqi gatishmërie deri në 22 μW
Hyrje/Dalje diferenciale me lëkundje të ulët të programueshme
Modaliteti i gatishmërisë dhe opsione të tjera të kursimit të energjisë
3. Memoria e integruar dhe e shpërndarë
Deri në 240 kbits sysMEM™ Memorie RAM e Integruar me Bllok
Deri në 54 kbit RAM i shpërndarë
Logjikë e dedikuar e kontrollit FIFO
4. Memoria Flash e Përdoruesit në Çip
Deri në 256 kbit memorie flash të përdoruesit
100,000 cikle shkrimi
I arritshëm përmes WISHBONE, SPI, I2C dhe JTAGndërfaqe
Mund të përdoret si PROM i procesorit të butë ose si Flashkujtesë
5. Burim Sinkron i ParaprojektuarHyrje/Dalje
Regjistrat DDR në qelizat I/O
Logjikë e dedikuar e ingranazheve
Marshimi 7:1 për I/O të Ekranit
DDR gjenerik, DDRX2, DDRX4
Memorie e dedikuar DDR/DDR2/LPDDR me DQSmbështetje
6. Mekanizëm buferi hyrje/daljeje me performancë të lartë dhe fleksibël
Memoria e programueshme e buferit sysI/O™ mbështet një gamë të gjerëGama e ndërfaqeve:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
MIPI D-PHY i emuluar
Hyrje shkrehëse Schmitt, histerezë deri në 0.5 V
Mbështet lidhjen e shpejtë të hyrjeve/daljeve (hot socketing)
Terminimi diferencial në çip
Modaliteti i programueshëm i tërheqjes lart ose poshtë
7. Orari fleksibël në çip
Tetë orë kryesore
Deri në dy ora skajore për I/O me shpejtësi të lartëndërfaqet (vetëm anët e sipërme dhe të poshtme)
Deri në dy PLL analoge për pajisje me n fraksionalsintezë frekuence
Diapazon i gjerë i frekuencave hyrëse (7 MHz deri në 400MHz)
8. Jo-i paqëndrueshëm, i rikonfigurueshëm pafundësisht
Ndezje e menjëhershme – ndizet në mikrosekonda
Zgjidhje e sigurt me një çip të vetëm
Programueshëm përmes JTAG, SPI ose I2C
Mbështet programimin në sfond të materialeve jo të paqëndrueshmekujtesë
Nisje e dyfishtë opsionale me memorie të jashtme SPI
9. Rikonfigurimi i TransFR™
Përditësim logjik në terren ndërsa sistemi është në funksionim
10. Mbështetje e Përmirësuar e Nivelit të Sistemit
Funksione të përforcuara në çip: SPI, I2C,kohëmatës/numërues
Oscilator në çip me saktësi 5.5%
TraceID unik për gjurmimin e sistemit
Modaliteti i programueshëm një herë (OTP)
Furnizim i vetëm me energji me funksionim të zgjaturdiapazon
Skanimi kufitar i standardit IEEE 1149.1
Programim brenda sistemit në përputhje me IEEE 1532
11. Gamë e gjerë opsionesh paketash
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Opsionet e paketave fpBGA, QFN
Opsione pakete me sipërfaqe të vogël
I vogël sa 2.5 mm x 2.5 mm
Migrimi i dendësisë mbështetet
Paketim i avancuar pa halogjen
